4.1.11. 硬件特性

模型推理运行在后摩设备IPU核上，用户可通过本小节了解IPU核基本知识。

后摩IPU（Intelligence Processing Unit，处理器架构）是一种高度并行处理器架构，专用于加速主流神经网络计算。其计算核心主要由IPU核构成。IPU核内部通过高度集成的计算单元和高效的内存管理，能够在推理过程中以更高性能处理大量数据和计算任务。如下图所示，1个SoC最多有2个IPU核，每个IPU核由4个tile组成，而每个tile内部包含CPU、Tensor Engine、SFU（Special Function Unit，特殊运算单元）、Vector Processor、DMA、Shared Memory&Controller等。一个tile对应一个硬件线程，既可以独立进行不同任务的计算，又可以联合进行同一个任务的计算。基于后摩IPU架构，AI计算无需要在CPU、DSP等不同的处理器之间分配任务，即可在IPU核内完成端到端的AI计算。