2. 功能介绍

2.1. IPU

  • 支持最高160 TOPS弹性算力，以及最高100 TFLOPS@bFP16算力。

  • 支持最高主频率为 1.4 GHz。

  • 支持INT8、INT16、bFP16及bFP24数据类型。

  • 适配主流大语言模型，包括DeepSeek、通义千问等。

  • 支持调试功能和性能分析能力。

2.2. 内存

2.2.1. DDR

  • 符合 JEDEC LPDDR5 标准（JESD209-5）标准，并集成硬件ECC功能。

  • 支持最多6个独立通道，每个通道数据位宽为32 bits，总数据位宽为192 bits。

  • 最大支持48 GB内存容量，峰值带宽153.6 GB/s，每个引脚传输速率最高为6400 Mbps。

  • 每个通道支持最多双 Rank 配置。

2.3. 系统控制

2.3.1. 时钟

  • 支持输入1路 100 MHz 的 PCIe 参考时钟。

  • 支持输入8路100 MHz 的 HM-Link 参考时钟。

  • 提供1路24 MHz 的外部时钟输入选项，可连接标准晶体振荡器或外部振荡器时钟源。

2.3.2. 复位

  • 提供3路独立复位信号引脚。

  • 支持通过 PMIC 和上电复位（POR）触发全SoC复位。

  • 支持通过主机触发PCIe模块复位。

  • 支持通过JTAG调试接口复位。

2.3.3. 定时器（Timer）

  • 集成8个独立32-bit系统定时器。

  • 支持自由运行模式和用户自定义计数模式两种工作模式。

  • 每个定时器均支持独立时钟源配置。

  • 支持配置中断输出信号合并。

  • 支持可调计数周期，最长可达 120 天。

2.3.4. 窗口看门狗定时器（WWDT）

  • 集成2个独立32-bit窗口看门狗定时器。

  • 超时周期支持编程配置。

  • 支持窗口模式（Window Mode）下的刷新机制。

  • 具备可选超时中断功能，用于后处理诊断。

2.3.5. 脉冲宽度调制器（PWM）

  • 集成1路 PWM。

  • 支持输出脉冲频率范围为1Hz ~ 1MHz。

  • 支持测量外部输入的 PWM 信号频率和占空比。

  • 可应用于风扇控制和调试等场景。

2.3.6. 锁相环（PLL）

  • 集成10 个 PLL 实例。

  • 支持自动模式与软件精调模式用于时钟生成配置。

  • 每个PLL实例均集成扩频调制器（SSM）。

2.3.7. 启动（Boot）

  • 支持通过软件命令触发TIM1（SRAM）硬件初始化流程。

  • 提供CRC监控功能，用于对数据流进行校验值计算。

  • 支持通过QSPI和 UART接口启动。

  • 支持通过 eFuse 选配9种不同的QSPI启动频率。

  • 提供 QSPI 上电即执行（POR XIP）启动功能，可通过 eFuse 配置禁用。

  • 支持通过 eFuse选配4种不同的UART启动波特率。

  • 支持 A/B 启动分区设计。

2.3.8. 低功耗（Low Power）

  • 支持 DVFS 和 DFS 动态电压频率调节技术，能够根据实时任务负载进行电压与频率的动态调整。

  • 支持四种电源模式：NORMAL、IDLE、SLEEP 和 HIBERNATE。

  • 集成低功耗 MCU 作为系统控制处理器。

  • 提供可编程的集中式 PMU 管理系统。

2.3.9. JTAG

  • 提供2路JTAG调试接口。

2.4. DMA

  • 提供 1 个 64-bit AXI4 主接口和1个32-bit APB4从接口。

  • 最高工作频率为800 MHz。

  • 提供16 个独立硬件DMA通道，支持可编程优先级配置。

  • 实现基于链表的数据传输序列管理。

  • 支持软件握手模式。

  • 提供18 组硬件握手接口。

2.5. PMU（Power Management Unit）

  • 内置 1 个专用电源管理 MCU。

  • 支持以下低速外设接口：

    • 2 路 I2C

    • 1 路 UART

    • 16 路 GPIO

    • 1 个通用定时器 IP，共提供 4 路定时器

    • 1 个看门狗定时器（WDT）

    • 1 个 QSPI Master 控制器。

  • 集成4 Kbit eFuse，用于存储关键系统配置数据。

2.7. 接口

2.7.1. PCIe

  • 符合 PCI Express 基础规范 Revision 4.0 的所有非可选功能。

  • 支持 1 路 x4 通道配置。

  • 支持端点（EP）工作模式。

  • 支持多速率模式：Gen4（16.0 GT/s）、Gen3（8.0 GT/s）、Gen2（5.0 GT/s）、Gen1（2.5 GT/s）。

  • 支持连接速率自动协商功能。

  • 支持通道数量 x4、x2、x1模式。

  • 最大负载大小为256 字节。

  • 支持传统中断、MSI 和 MSI-X 中断。

  • 集成 DMA，支持 8个读通道和 8 个写通道。

  • 支持 ASPM 电源状态管理。

  • 支持 PCI-PM 电源管理功能。

  • 支持 AER高级错误报告。

  • 支持 SRIS（分离参考时钟）参考时钟架构。

  • 支持 ATS地址转换服务。

  • 支持 ACS访问控制服务。

  • 支持 L1.2 和 L3 低功耗状态。

2.7.2. QSPI

  • 提供1 路QSPI主控接口，可连接外部 NOR 闪存等设备。

  • 支持 SPI 读写操作的 XIP模式。

  • 支持 DDR 模式，时钟频率可达 50 MHz。

  • 支持 SDR 模式，时钟频率可配置为 160 MHz、133 MHz、100 MHz或更低频率。

  • FIFO 缓存深度为 32，数据宽度为 32 bits。

  • 集成 1 通道内部 DMA 控制器。

  • 提供 2 路可独立控制的片选输出信号。

  • 支持数据传输时钟速率的动态控制功能。

2.7.3. UART

  • 提供3 路UART接口，其中 1 路支持硬件自动流控。

  • 支持错误起始位检测。

  • 支持可编程分数波特率。

  • 支持常见标准波特率，最高支持921600 bps。

  • 支持硬件 DMA 接口，可自动处理数据传输，减轻 CPU 负担。

  • 发送与接收 FIFO 深度均为 64。

  • 支持 FIFO 访问模式，便于主控写入接收 FIFO、读取发送 FIFO 用于测试。

  • 支持 FIFO 使能/禁用可编程配置。

  • 支持发送保持寄存器空（THRE）中断模式。

  • 兼容 16550 工业标准。

2.7.4. GPIO

  • 提供 36 路可复用 GPIO 接口，可与 I2C、SPI、PWM、UART 等低速外设功能复用。

  • 每个信号提供独立的数据寄存器与方向寄存器。

  • 支持对每个 GPIO 信号或每个位进行软件控制。

  • 支持中断功能，支持电平触发和边沿触发中断模式。

  • 支持中断去抖逻辑，中断信号通过一条合并的中断线上报。

2.7.5. SPI

  • 提供 2 路 SPI 控制器。

  • 支持配置为 1 个主模式和 1 个从模式，或 2 个主模式。

  • 最高时钟频率为 25 MHz。

  • 提供可配置的发送与接收 FIFO，深度均为 32。

  • 每个 SPI 主控制器支持 4 路片选输出。

  • 提供硬件握手接口，支持与片上系统 DMA 控制器进行数据传输。

  • 主模式下，支持接收数据位采样时间可编程调整。

2.7.6. I2C

  • 提供 3 路 I2C 接口，支持配置为主模式或从模式。

  • 支持 PMBus和SMBus 协议。

  • 最高通信速率为1 MHz。

  • 支持标准双线接口：串行数据线（SDA）和串行时钟线（SCL）

  • 支持以下通信速率模式：

    • 标准模式：最高 100 Kb/s；

    • 快速模式：最高 400 Kb/s；或快速模式增强版，最高 1000 Kb/s；

  • 支持7-bit与 10-bit地址模式，并支持复合格式传输。

  • 支持批量数据发送。

  • 支持总线清除功能，用于从总线错误中恢复。

  • 支持动态更新目标地址（TAR），实现灵活的从设备地址管理。

2.8. 安全

  • 集成硬件防火墙，实现对 DDR 内存的访问控制和保护。

    • 每个DDR 内存支持最多 8 个可配置的保护区域。

    • 每个区域可分别配置独立的读权限和写权限。

    • 每个防火墙支持最多 12 条可配置的白名单规则。

    • 阻止所有非安全内存访问。

  • 提供对 OTP（一次性可编程存储器）读写操作的密码保护功能。

2.9. 调试

  • 支持符合工业标准的 JTAG调试接口。

  • 支持安全调试功能。

2.10. 功耗

  • 典型功耗：10W

2.11. 芯片物理规格

  • 封装：20.5 mm x 23 mm封装大小，1799 个管脚，0.5 mm管脚间距，FCBGA封装